DDR3內存時序進一步提高
　　Z博士：一般來說，體現內存延遲的就是我們通常說的時序，如DDR2-800內存的標準時序：5-5-5-18，但DDR3-800內存的標準時序則達到了6-6-6-15、DDR3-1066為7-7-7-20、而DDR3-1333更是達到了9-9-9-25！
　　土老冒：俺想知道博士所說的5-5-5-18、6-6-6-15等數字每一個都代表什么。
　　Z博士：這4個數字的含義依次為：CAS Latency（簡稱CL值）內存CAS延遲時間，這也是內存最重要的參數之一，一般來說內存廠商都會將CL值印在產品標簽上。
　　第二個數字是RAS－to－CAS Delay（tRCD），代表內存行地址傳輸到列地址的延遲時間。第三個則是Row－precharge Delay（tRP），代表內存行地址選通脈沖預充電時間。第四個數字則是Row－active Delay（tRAS），代表內存行地址選通延遲。
　　除了這四個以外，在AMD K8處理器平臺和部分非Intel設計的對應Intel芯片組上，如NVIDIA nForce 680i SLI芯片組上，還支持內存的CMD 1T/2T Timing調節，CMD調節對內存的性能影響也很大，其重要性可以和CL相比。
　　其實這些參數，你記得太清楚也沒有太大用處，你就只需要了解，這幾個參數越低，從你點菜到上菜的時間就越快。
　　土老冒：好吧好吧，俺自己也聽得一頭霧水，只需要記得它越低越好就行了。那么俺想問，為什么DDR3內存延遲提高了那么多，Intel和眾多的內存模組廠商還要大力推廣呢？
　　Z博士：其實DDR3內存的延遲也不僅僅是這么簡單。DDR3內存的頻率和帶寬相比DDR2有了成倍的提升，為了保證高頻率下數據傳遞的精確性，DDR3內存的總體延遲相比DDR2有所提高。這種情況在DDR2替代DDR時也發生過。

　　之前三星的半導體記憶體產品專家曾指出，片面地認為CL數值大就認為DDR3延遲表現不及DDR2，是完全錯誤無知的觀念。這位專家指出，事實上，JEDEC定下的DDR2-533的CL 4-4-4、DDR2-667的CL 5-5-5，其記憶體延遲均為15ns。
　　三星專表示，要計算整個內存的延遲值，還需要把內存顆粒運行頻率計算在內。如果DDR3-1066、DDR3-1333及DDR3-1600的CL值分別為7-7-7、8-8-8及9-9-9，把內存顆粒運行頻率計算在內，其延遲值應為13.125ns（7*1000/533.33）、12.0ns及11.25ns，相比DDR2改善約25%，因此把CAS數值當成內存的延遲值是不正確的。
　　由此看來，CL和延遲值是兩個完全不同的概念，CL是指時鐘周期，如CL=5，表示CL值為5個周期，而真正意義上的延遲值，是指延遲的絕對時間，單位是ns，頻率越高，自然一個周期所用的絕對時間也越短。很多人以為DDR3內存的延遲大大的增加了，但實際上DDR3內存的絕對延遲值相比DDR2卻降低了。
　　土老冒：原來是這么個情況，如此說來DDR3的CL值增加了，但真正意義上的延遲卻降低了。
　　Z博士：而且你也不必擔心，盡管JEDEC將DDR3內存的時序設定得很保守，但實力雄厚的內存模組廠商肯定會推出低延遲的DDR3內存，就如同在DDR2時代，盡管DDR2-800內存的JEDEC規定時序為5-5-5-18，但卻有DDR2-800 3-3-3時序的內存誕生，盡管它們的價格不菲。
　　土老冒：聽了博士的解釋，俺對DDR3內存的延遲、時序有了更深一步的了解了。俺想知道，DDR3內存帶來了頻率、帶寬的大幅度提升，它是通過什么方式實現的呢？
　　Z博士：其實DDR2升級到DDR3，還是采用了老套路。從DDR到DDR2，采用了4Bit數據預取架構來實現，從DDR2到DDR3，則是采用了8Bit數據預取架構。實際上DDR3-800內存的存儲單元頻率于DDR2-400一樣，僅有100MHz，但由于DDR2采用4Bit預取技術、DDR3采用了8Bit預取技術，它們的頻率可以分別達到400MHz和800MHz。
　　土老冒：聽到這里俺又昏了，什么是數據預取技術？
　　Z博士：數據預取技術，即Prefetch，它并不是新技術，早在DDR時代就開始應用。它是在一個時鐘周期內，其上行和下行都能夠傳輸數據，因此其傳輸速率比當時只能通過下行傳輸數據的SDRAM提高了一倍。它上行傳輸一位數據，下行傳輸一位數據，在一個時鐘周期內一共傳輸兩位即2Bit數據給北橋，這2Bit數據首先從存儲單元取出來，然后在輸入/輸出時鐘上行核下行傳輸出去，這就是2Bit數據預取技術。
　　舉個不太恰當的例子，數據預取技術可以理解成目前流行的BT下載。以前我們下載東西都是客戶端從服務器端下載，而BT下載則是互相的，你在下載數據的同時也上傳了數據。
　　土老冒：原來如此，俺基本上懂點了，博士再詳細解釋一下DDR3內存的數據預取技術吧。

DDR3內存采用8Bit數據預取技術提升頻率
　　Z博士：到了DDR3時代，數據預取技術發展到了8Bit，一次可以從存儲單元預取8Bit的數據，在輸入/輸出端口處的上行和下行同時傳輸，8Bit需要4個時鐘周期完整，因此DDR3內存的輸入/輸出時鐘頻率是存儲單元核心的4倍，由于是上行、下行同時傳輸數據，因此有效的數據傳輸頻率達到了存儲單元核心頻率的8倍，由此我們也可以知道，DDR3-800內存的存儲核心頻率其實僅有100MHz，其輸入/輸出時鐘頻率為400MHz，有效數據傳輸頻率則為800MHz。
　　土老冒：聽博士一番話，勝讀10年書啊。博士解釋得太透徹了。那么俺還想知道，DDR3內存除了頻率、帶寬大幅度提升以外，還帶來了什么？
　　Z博士：DDR3內存除了有效數據傳輸頻率和帶寬大幅度提升外，DDR3內存還在DDR2的基礎上降低了電壓，從而將功耗降低。
　　土老冒：降低了多少呢？能具體一點嗎？
　　Z博士：DDR3內存的標準工作電壓為1.5V，DDR2為1.8V，降低0.3V，降低幅度17%，功耗方面，DDR3-800大約是DDR2-800的72%，DDR3-1066大約是DDR2-1066的83%，從這點來說，它的功耗降低幅度還是不錯的。